咨詢熱線
13061644116
13061644116
追求合作共贏
Win win for you and me光器件垂直整合方案提供者
誠信經(jīng)營質(zhì)量保障價格合理服務(wù)完善
當(dāng)前位置：首頁 > 產(chǎn)品展示 > 光學(xué)有源器件 > 信號源/發(fā)生器任意波形器 > DG645低抖動多功能數(shù)字延遲脈沖發(fā)生器
簡要描述：筱曉(上海)光子技術(shù)有限公司,MCT探測器,半導(dǎo)體激光二極管,中紅外QCL激光器,光纖放大器,光電探測器低抖動多功能數(shù)字延遲脈沖發(fā)生器
產(chǎn)品型號：DG645廠商性質(zhì)：經(jīng)銷商更新時間：2022-12-30訪 問 量：1023相關(guān)文章
Related Articles詳細(xì)介紹
| 品牌 | 其他品牌 | 價格區(qū)間 | 面議 |
|---|---|---|---|
| 組成要素 | 半導(dǎo)體激光器產(chǎn)品及設(shè)備 | 產(chǎn)地類別 | 進(jìn)口 |
| 應(yīng)用領(lǐng)域 | 化工,建材,電子 |
DG645 是一款多功能數(shù)字延遲/脈沖發(fā)生器，可提供精確定義的脈沖，重復(fù)頻率高達(dá) 10 MHz。與舊設(shè)計(jì)相比，該儀器提供了多項(xiàng)改進(jìn)——更低的抖動、更高的精度、更快的觸發(fā)速率和更多的輸出。DG645 還具有以太網(wǎng)、GPIB 和RS-232接口，用于儀器的計(jì)算機(jī)或網(wǎng)絡(luò)控制。
特點(diǎn)
·4脈沖，8延遲輸出（可選）
·<25 ps rms抖動
·觸發(fā)頻率達(dá)10 MHz
·精密速率發(fā)生器
·輕松與同步
80 MHz鎖模激光器
·快速過渡時間
·卵形晶體或Rb時基（可選）
·以太網(wǎng)、GPIB和RS-232接口
延遲發(fā)生器定時
所有數(shù)字延遲發(fā)生器都通過計(jì)算快速時鐘（通常為100 MHz）的周期來測量時間間隔。大多數(shù)數(shù)字延遲發(fā)生器還具有較短的可編程模擬延遲，以實(shí)現(xiàn)比時鐘周期更精細(xì)的時間間隔。不幸的是，如果觸發(fā)與時鐘不同相，則可能會出現(xiàn)一個時序不確定性的時鐘周期（通常為10 ns）。
DG645 通過測量觸發(fā)相對于內(nèi)部時鐘的時序并補(bǔ)償模擬延遲來消除時序不確定性。這種方法可將抖動降低約100×并允許內(nèi)部速率發(fā)生器以任何速率工作，而不僅僅是時鐘頻率的子倍數(shù)。
時序圖
觸發(fā)
DG645 具有多種觸發(fā)模式。周期抖動小于 100 ps 的內(nèi)部速率發(fā)生器可在 100 μHz 至 10 MHz 范圍內(nèi)設(shè)置，分辨率為 1 μHz。具有可調(diào)閾值和斜率的外部觸發(fā)輸入可以觸發(fā)定時周期、突發(fā)周期或單次觸發(fā)。一鍵觸發(fā)單次射擊。線路觸發(fā)器與交流電源同步工作。
DG645 通過觸發(fā)抑制和預(yù)縮放功能支持許多復(fù)雜的觸發(fā)要求。
觸發(fā)器延遲設(shè)置連續(xù)觸發(fā)之間的最短時間。如果應(yīng)用程序中的觸發(fā)事件產(chǎn)生顯著的噪聲瞬變，在生成下一個觸發(fā)器之前需要時間衰減，這將非常有用。觸發(fā)保持也可用于以輸入觸發(fā)速率的子倍數(shù)觸發(fā)DG645。
觸發(fā)預(yù)縮放使DG645能夠以更快的信號源同步觸發(fā)，但觸發(fā)頻率是原始觸發(fā)頻率的子倍數(shù)。例如，DG645 可以以 1 kHz 的頻率觸發(fā)，但可以通過將觸發(fā)輸入預(yù)縮放 80，000 來與以 80 MHz 運(yùn)行的鎖模激光器同步。此外，DG645還為每個前面板輸出包含一個單獨(dú)的預(yù)分頻器，使每個輸出能夠以觸發(fā)速率的子倍數(shù)運(yùn)行。
前面板輸出
有五個前面板輸出：T0、AB、CD、EF 和 GH。The T0輸出在定時周期內(nèi)置位。T的前緣0是零時間參考。編程延遲（A、B、C、D、E、F、G 和 H）設(shè)置為 0 s 至 2000 s，分辨率為 5 ps，以控制四個脈沖輸出的前沿和后沿的時序。
每個前面板輸出可以驅(qū)動 50 Ω 負(fù)載，并具有 50 Ω源阻抗。輸出幅度可在 0.5 至 5.0 V 范圍內(nèi)設(shè)置，輸出失調(diào)范圍可超過 ±2 VDC，以提供幾乎任何邏輯電平（NIM、ECL、PECL、CMOS 等）。在任何輸出幅度下，輸出轉(zhuǎn)換時間均小于2 ns。
前面板輸出
后面板輸出
可選后面板輸出，支持各種應(yīng)用。選項(xiàng) 1 提供 T05 V邏輯電平的輸出和8個編程延遲（A、B、C、D、E、F、G和H），轉(zhuǎn)換時間小于1 ns。選項(xiàng)2提供相同的輸出，但為30 V、100 ns脈沖，轉(zhuǎn)換時間小于5 ns，適用于高噪聲環(huán)境中的定時分配。選項(xiàng) 3 提供 8 個組合輸出，可在 5 V 邏輯電平下提供 1 至 4 個脈沖，轉(zhuǎn)換時間小于 1 ns。每個輸出具有 50 Ω源阻抗。
組合輸出
時基
標(biāo)準(zhǔn)時基的精度為 5 ppm，抖動
標(biāo)準(zhǔn)時基延遲1 s的時序誤差可高達(dá)5 μs，OCXO時基的時序誤差為200 ns，但銣時基的時序誤差僅為500 ps（校準(zhǔn)后一年）。
對于短延遲，抖動通常為 20 ps。但是，對于 1 s 延遲，標(biāo)準(zhǔn)時基可以貢獻(xiàn)高達(dá) 10 ns 的額外抖動，而可選時基貢獻(xiàn)的額外抖動不到 10 ps。
時序誤差與延遲
快速上升時間模塊
DG645 前面板輸出的轉(zhuǎn)換時間小于 2 ns。SRD1 是一個內(nèi)置于直插式 BNC 連接器中的附件，可將前面板輸出的上升時間縮短到 100 ps 以下。前面板最多可連接五個 SRD1，以減少所有輸出的上升時間。
抖動與延遲
規(guī)格：
DG645 規(guī)格 | |
| 延遲 | |
| 頻道 | 4 個獨(dú)立脈沖控制位置和寬度。8 個延遲通道可供選擇。 （見下面的輸出選項(xiàng)） |
| 范圍 | 0 到 2000 秒 |
| 分辨度 | 5 皮秒 |
| 準(zhǔn)確性 | 1 ns + (時基誤差 × 延遲) |
| 抖動 (rms) 分機(jī)。觸發(fā)。到任何輸出 ( Ext. trig. to any output) T0到任何輸出 | 25 ps + (時基抖動 × 延遲) |
| 觸發(fā)延遲 | 85 ns（外部觸發(fā)到 T 0輸出） |
時基 (Timebases) | |
| 標(biāo)準(zhǔn) | |
| 抖動 Jitter | 10 -8s/s |
| 穩(wěn)定性 Stability | 2 x 10 -6 (20 °C 至 30 °C) |
| 老化 Aging | 5 (ppm/yr) |
| Opt. 4 OCXO | |
| 抖動 | 10 -11s/s |
| 穩(wěn)定 | 2 x 10 -9 (20 °C 至 30 °C) |
| 老化 | 0.2 ppm/年 |
| Opt. 5 Rubidium(銣) | |
| 抖動 | 10 -11s/s |
| 穩(wěn)定 | 2 x 10 -10（20 °C 至 30 °C） |
| 老化 | 0.0005 ppm/yr |
| 外部輸入 | 10 MHz ± 10 ppm，正弦 >0.5 Vpp， 1 kΩ 阻抗 |
| 輸出 | 10 MHz，2 Vpp 輸入 50 Ω |
外部觸發(fā)器 | |
| Rate | DC 至 1/(100 ns + 最長延遲) 最大10 MHz |
| 臨界點(diǎn) | ±3.50 VDC |
| 坡 Slope | 在上升沿或下降沿觸發(fā) |
| 阻抗 | 1 MΩ + 15 pF |
內(nèi)部速率發(fā)生器(Internal Rate Generator) | |
| 觸發(fā)模式 | Continuous, line or single shot |
| 速度 | 100 uHz 至 10 MHz |
| 解析度 | 1 µHz |
| 準(zhǔn)確性 | 與時基相同 |
| 抖動 (rms 有效值) | <25 ps（10 MHz/N 觸發(fā)率） <100 ps（其他觸發(fā)率） |
突發(fā)發(fā)生器 | |
Trigger to first T0 范圍(Range) 分辨率 | 0 到 2000 秒 5 ps |
| 脈沖之間的周期 范圍 分辨率 | 100 ns 至 42.9 s 10 ns |
| 每個突發(fā)的延遲周期 | 1 至 2 32 - 1 |
輸出（T 0、AB、CD、EF 和 GH） | |
| 源阻抗 | 50Ω |
| 過渡時間 | <2 納秒 |
| 過沖 | <100 mV + 10 % 的脈沖幅度 |
| 抵消 | ±2V |
| 振幅 | 0.5 至 5.0 V（電平 + 偏移<6.0 V） |
| 準(zhǔn)確性 | 100 mV + 5 % 脈沖幅度 |
| 常規(guī) | |
| 計(jì)算機(jī)接口 | GPIB (IEEE-488.2)、RS-232 和以太網(wǎng)。所有儀器功能都可以通過接口進(jìn)行控制。 |
| 非易失性存儲器 | 可以存儲和調(diào)用九組儀器配置。 |
| Power | <100 W，90 至 264 VAC，47 Hz 至 63 Hz |
| 尺寸 | 8.5" × 3.5" × 13" (WHL) |
| 重量 | 9 lbs. |
| 保修 | 一年零件和人工材料和工藝缺陷 |
| 輸出選項(xiàng) | |
選項(xiàng) 1（延遲輸出） | |
| 輸出數(shù)量 | 8 個（后面板 BNC） |
| 輸出 | T 0 , A, B, C, D, E, F, G 和 H |
| 源阻抗 | 50Ω |
| 過渡時間 | <1 納秒 |
| 過沖 | <100 毫伏 |
| 等級 | +5 V CMOS 邏輯 |
| 脈沖特性 上升沿 下降沿 | At programmed delay 25 ns after longest delay |
選項(xiàng) 2（高壓輸出） | |
| 輸出數(shù)量 | 8 個（后面板 BNC） |
| 輸出 | T 0 , A, B, C, D, E, F, G 和 H |
| 源阻抗 | 50Ω |
| 過渡時間 | <5 納秒 |
| 級別 | 0 至 30 V 進(jìn)入高阻抗，0 至 15 V 進(jìn)入 50 Ω（幅度降低 1 %/kHz） |
| 脈沖特性 上升沿 下降沿 | At programmed delay 100 ns after the rising edge |
選項(xiàng) 3（組合輸出） | |
| 輸出數(shù)量 | 8 個（后面板 BNC） |
| 輸出 | T 0 , AB, CD, EF, GH, (AB+CD), (EF+GH), (AB+CD+EF), (AB+CD+EF+GH) |
| 源阻抗 | 50Ω |
| 過渡時間 | <1 納秒 |
| 過沖 | <100 mV + 10 % 的脈沖幅度 |
| 脈沖特性 | |
| T 0 , AB, CD, EF, GH | 延遲之間的時間邏輯高(Logic high for time between delays) |
| (AB+CD), (EF+GH) | 由給定通道的邏輯OR產(chǎn)生的兩個脈沖 |
| (AB+CD+EF) | 由給定通道的邏輯OR產(chǎn)生的三個脈沖 |
| (AB+CD+EF+GH) | 由給定通道的邏輯OR產(chǎn)生的四個脈沖 |
選項(xiàng) SRD1（快速上升時間模塊） | |
| 上升時間 | <100 皮秒 |
| 秋季時間 | <3 納秒 |
| 抵消 | -0.8 V 至 -1.1 V |
| 振幅 | 0.5V 至 5.0V |
| 加載 | 50Ω |
產(chǎn)品咨詢
